ABOUT RELY-MEASURE
您的当前位置:主页 > 使用说明 >

FPGA学习:PLL分频计数的LED闪烁实例

发布时间:2020-07-13 00:47 作者:亚美ag旗舰下载

  使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号,这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作,这些计数器的最高位最终输出用于控制4个不同的LED亮灭。由于这4个时钟频率都有一定的倍数关系,所以我们也很容易通过调整合理的计数器位宽,达到4个LED闪烁一致的控制。

  先来看cy4.v模块的代码,它是工程的顶层模块,主要做接口定义和模块例化,一般不会在这个模块中做任何的具体逻辑设计。

  接着这里申明5个wire类型的信号,所有在不同模块间接口的信号,在它们的上级模块中都必须定义为wire类型,这里有4个不同频率的时钟以及由PLL的lock信号引出的复位信号sys_rst_n。

  最后4个LED闪烁控制模块的例化,它们的源码都是led_controller.v模块,但它们的名称不一样,分别为uut_led_controller_clk12m5、uut_led_controller_clk25m、uut_led_controller_clk50m、uut_led_controller_clk100m。这样的定义方式最终实现效果不同于软件的函数调用,软件的函数调用只有一个函数,分时复用;而FPGA的这种代码例化却会实现4个完全一样的硬件逻辑。当然了,这4个模块还略有不同,就是两个名称中间的“#(n)”,n有23、24、25和26,这个是输入到led_controller.v模块的一个参数,大家别急,后面我们马上就会提到它。

  led_controller.v模块代码如下,这里重点注意我们上面刚刚提到的输入参数。在代码中,有“parameterCNT_HIGH=24;”这样的定义,若是例化这个模块的上层接口中不定义“#(n)”,则表示“parameterCNT_HIGH=24;”语句生效,若是定义的“#(n)”中的n值与代码中定义的24不同,那么以n为最终值。


亚美ag旗舰下载
Copyright © 2018 亚美ag旗舰下载 All Rights Reservrd 版权所有 技术支持:捷搜网络
网站部分图片来自互联网,如有侵权,请及时通知,我们会及时更换!